Documentation pour le cours: *

Plan du cours – Premier semestre (PDF 55Kb)

Plan du cours – Deuxième semestre (PDF 48Kb)

Introduction to Digital Systems (PDF 264Kb)

Leçon 1: Algèbre booléenne (PDF 862KB)

Leçon 2: Introduction à l'électricité (PDF 700KB)

Leçons 3 et 4: Introduction à l'électronique et à la technologie numérique (PDF 2200KB)

Leçon 5: Synthèse des systèmes combinatoires (PDF 1060KB)

Leçon 6: Multiplexeurs et demultiplexeurs (PDF 195KB)

Leçon 7: Systèmes combinatoires programmables (PDF 948KB)

Leçon 8: Systèmes arithmétiques de base (PDF 484KB)

Leçon 9: Systèmes séquentiels : éléments de base (PDF 252KB)

Leçon 10: Méthodes de représentation (PDF 712KB)

Leçon 11: Synthèse des systèmes séquentiels (PDF 510KB)

Leçon 12: Les compteurs (PDF 220KB)

Leçon 13: Les mémoires (PDF 580KB)

Leçon 14: L’unité de traitement d’un processeur (PDF 147KB)

Leçon 15: L’unité de contrôle d’un processeur (PDF 132KB)

Leçon 16: Les circuits FPGA (PDF 237KB)

Leçon 17: Architecture de von Neumann (PDF 208KB)

Leçon 18: Langage machine (PDF 328KB)

Exercices: Langage machine (PDF 28KB)

Leçons 19-23: VHDL I (PDF 696KB)

A VHDL Tutorial (PDF 392KB)

 

Laboratoires du premier semestre :

Laboratoire 1 (PDF 20KB)

Corrigé laboratoire 1 (PDF 24KB)

Laboratoire 2 (PDF 44KB)

Corrigé laboratoire 2 (PDF 31KB)

Laboratoire 3 (PDF 28KB)

 

Laboratoire du deuxième semestre :

Laboratoire 1 (PDF 164KB)

Laboratoire 2 (PDF 88KB)

Laboratoire 3 (PDF 228KB)

Laboratoire 4 (PDF 24KB)

Laboratoire 5.a (PDF 344KB)

Laboratoire 5.b (PDF 944KB)

 

Exercices I (PDF 308KB)

Exercices de Karnaugh (PDF 155KB)

Exercices de systèmes séquentiels (PDF 222KB)

Exercices de VHDL I (PDF 120KB)

Exercices de VHDL II (PDF 672KB)

 

Exemple de VHDL : Générateur programmable d’impulsions (PDF 831KB)

 

Problème de VHDL : Multiplicateur de deux nombres réels (PDF 75KB)

 

Test VHDL (PDF 196KB)

Test 1 06-07 (PDF 44KB)

Test 1 07-08 (PDF 20KB)

Test 1 08-09 (PDF 138KB)

 

* Utiliser acroread (Acrobat) d'Adobe ou xpdf pour lire les fichiers pdf.


Last updated: December 13th, 2009
Responsible editor: Eduardo Sanchez
Logic Systems Laboratory, http://lslwww.epfl.ch